ReP USP - Resultado da busca

Artigo de periodico
A mesh network case study for digital audio signal processing in Smart Farm (2022)
Escola, João Paulo Lemos ; Souza, Uender ; Guido, Rodrigo Capobianco ; Silva, Ivan Nunes da ; Freitas, Jovander da Silva; Oliveira, Lucas de Araújo
Source: Internet of Things. Unidade: EESC
Subjects: PROCESSAMENTO DE SINAIS, ÁUDIO DIGITAL, INTERNET DAS COISAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ESCOLA, João Paulo Lemos et al. A mesh network case study for digital audio signal processing in Smart Farm. Internet of Things, v. 17, 2022Tradução . . Disponível em: http://dx.doi.org/10.1016/j.iot.2021.100488. Acesso em: 23 maio 2024.
APA
Escola, J. P. L., Souza, U., Guido, R. C., Silva, I. N. da, Freitas, J. da S., & Oliveira, L. de A. (2022). A mesh network case study for digital audio signal processing in Smart Farm. Internet of Things, 17. doi:10.1016/j.iot.2021.100488
NLM
Escola JPL, Souza U, Guido RC, Silva IN da, Freitas J da S, Oliveira L de A. A mesh network case study for digital audio signal processing in Smart Farm [Internet]. Internet of Things. 2022 ; 17[citado 2024 maio 23 ] Available from: http://dx.doi.org/10.1016/j.iot.2021.100488
Vancouver
Escola JPL, Souza U, Guido RC, Silva IN da, Freitas J da S, Oliveira L de A. A mesh network case study for digital audio signal processing in Smart Farm [Internet]. Internet of Things. 2022 ; 17[citado 2024 maio 23 ] Available from: http://dx.doi.org/10.1016/j.iot.2021.100488
Dissertação (Mestrado)
Implementação de uma arquitetura para binarização de imagens em FPGA (2012)
Freitas, Jovander da Silva; Luppe, Maximiliam (Orientador)
Unidade: EESC
Subjects: PROCESSAMENTO DE IMAGENS, MATLAB, TEMPO-REAL (ARQUITETURA;SISTEMAS)
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FREITAS, Jovander da Silva. Implementação de uma arquitetura para binarização de imagens em FPGA. 2012. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-15102012-164024/. Acesso em: 23 maio 2024.
APA
Freitas, J. da S. (2012). Implementação de uma arquitetura para binarização de imagens em FPGA (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/18/18152/tde-15102012-164024/
NLM
Freitas J da S. Implementação de uma arquitetura para binarização de imagens em FPGA [Internet]. 2012 ;[citado 2024 maio 23 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-15102012-164024/
Vancouver
Freitas J da S. Implementação de uma arquitetura para binarização de imagens em FPGA [Internet]. 2012 ;[citado 2024 maio 23 ] Available from: http://www.teses.usp.br/teses/disponiveis/18/18152/tde-15102012-164024/
Trabalho de evento
Cálculo de histograma em FPGA para processamento de imagens em tempo real (2011)
Freitas, Jovander da Silva; Luppe, Maximiliam
Source: Anais. Conference titles: Workshop de Visão Computacional - WVC. Unidade: EESC
Subjects: PROCESSAMENTO DE IMAGENS, TEMPO-REAL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FREITAS, Jovander da Silva e LUPPE, Maximiliam. Cálculo de histograma em FPGA para processamento de imagens em tempo real. 2011, Anais.. Curitiba: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2011. . Acesso em: 23 maio 2024.
APA
Freitas, J. da S., & Luppe, M. (2011). Cálculo de histograma em FPGA para processamento de imagens em tempo real. In Anais. Curitiba: Escola de Engenharia de São Carlos, Universidade de São Paulo.
NLM
Freitas J da S, Luppe M. Cálculo de histograma em FPGA para processamento de imagens em tempo real. Anais. 2011 ;[citado 2024 maio 23 ]
Vancouver
Freitas J da S, Luppe M. Cálculo de histograma em FPGA para processamento de imagens em tempo real. Anais. 2011 ;[citado 2024 maio 23 ]

USP Schools

ReP

Filtros

Authors

Subjects